（1.空军航空大学 信息对抗系，吉林 长春130022；2.沈阳航空航天算夜学 电子信息学院，辽宁 沈阳110136）
多模雷达旗子暗记源可用于电子侦察设备的性能测试和天生式欺骗滋扰旗子暗记的产生。针对一种基于现场可编程门阵列（FPGA）的多模雷达数字旗子暗记源系统设计进行了研究，并将关键的多模雷达旗子暗记产生模块封装为具有AXI总线构造的IP核，其灵巧性高、重用性强，能够输出多种常规雷达旗子暗记和低截获概率（LPI）雷达旗子暗记。首先对DDS产生旗子暗记的事理进行了研究，然后根据雷达旗子暗记的调制办法设计了多模雷达旗子暗记源的顶层构造。在Xilinx Zynq-7 xc7z010clg400上进行编程实现。测试结果表明，本设计占用资源少，且旗子暗记的最高输出速率可达500 MS/s。
多模雷达旗子暗记源；AXI总线协议；DDS；FPGA
随着雷达技能的快速发展，采取繁芜调制样式、具有低截获概率（Low Probability of Intercept，LPI）特性的雷达旗子暗记被广泛利用于火力勾引和预警探测中，使得传统电子侦察设备很难截获到这类旗子暗记，须要设计一个能够仿照这些繁芜调制样式的雷达旗子暗记的设备对现有和新研制的电子侦察设备进行测试，考验电子侦察设备对LPI雷达旗子暗记的有效性和可靠性[1-3]；此外，在天生式欺骗滋扰中，须要根据侦察到的雷达旗子暗记的调制类型和参数产生相应的滋扰旗子暗记对目标履行欺骗滋扰[4，5]，因此有必要研究一个能够灵巧产生多种调制样式的多模雷达旗子暗记源。文献[2]中提出一种采取ARM输入雷达参数，并通过USB接口将数据传输到DSP中进行参数处理，然后通报给FPGA合成多种模式的雷达旗子暗记的方法，但这种产生多模雷达旗子暗记的方法具有整体构造繁芜、占用资源多、不利于小型化的缺陷。本文设计了一种基于FPGA的多模雷达旗子暗记源产生构造，在FPGA中构建微掌握器实现参数的处理，降落系统的繁芜度，提高了系统的集成度。
本文选用Xilinx Zynq-7 系列xc7z010clg400 FPGA芯片[6]实现系统设计，上位机通过网口向FPGA中构建的微掌握器（MCU）发送旗子暗记描述参数，微掌握器经由打算和处理得到寄存器配置参数，并通过AXI（Advanced eXtensible Interface）总线[7]对低廉甜头的多模旗子暗记源IP核进行配置，产生特定调制形式和特定参数的雷达旗子暗记。由于全体数字系统都在一片FPGA上实现，降落了外部电路的设计难度，易于实现系统的小型化设计，同时关键的多模旗子暗记源产生模块被封装成具有AXI总线构造的IP核，提高了模块的灵巧性、易用性和重用性，通过AXI总线可以很方便地与微掌握器连接实现，并且在AXI总线上挂载多个多模雷达旗子暗记源IP核，可以仿照多部雷达旗子暗记，为电子侦察设备对同时到达旗子暗记的性能检测和天生式同时多目标滋扰供应硬件支持。经测试，该IP核最高可事情在500 MHz 的时钟频率下，即数字旗子暗记的输出速率能达500 MS/s。输出的旗子暗记调制形式包含常规脉冲旗子暗记、线性调频旗子暗记、相位编码旗子暗记、频率捷变旗子暗记、重频抖动旗子暗记、重频参差旗子暗记和其他复合调制旗子暗记等。
1.1 雷达旗子暗记模型
雷达旗子暗记的一样平常表达式可以用下式表示：
个中，A(t)表示旗子暗记的时域包络，f(t)为旗子暗记的频率调制函数，为旗子暗记的相位偏移调制函数。从式中可以看出，雷达旗子暗记的调制办法不外乎幅度调制、频率调制、相位调制、韶光调制这四种办法及这四种调制办法的组合，个中幅度调制常见的是矩形脉冲调制，故本文不对脉冲调制作过多研究。
以线性调频旗子暗记为例，线性调频旗子暗记是旗子暗记的瞬时频率随韶光线性变革的旗子暗记，其瞬时频率可以用式(2)表示：
个中，f0为旗子暗记的初始频率，K=B/T是旗子暗记的调频斜率。
1.2 DDS事理和模块设计
数字频率合成器DDS（Direct Digital Synthesizer）常用于数字旗子暗记产生，紧张包括相位累加器和正弦打算器两部分，个中正弦打算多采取查表的方法实现。DDS技能同仿照方法比较，具有稳定可靠、波形产生灵巧、精确度高的优点，因此得到了广泛运用[8]。本文根据天生线性调频旗子暗记的需求，设计了如图1所示的二阶相位累加构造。雷达旗子暗记的通用表达式作离散化，可用式(3)表示：
图1 DDS模块构造事理框图
个中K(n)为时候的调频斜率，为时候的频率偏移，为时候的相位偏移。通过掌握这三个量，即可输出单载频旗子暗记、线性调频和相位编码等旗子暗记调制形式。为了减少查找表对FPGA中RAM资源的花费，本文采取相位抖动和平衡DAC方法[9，10]对DDS 构造进行改进，抑制了相位截断偏差并减小DAC非空想特性的影响，仿真结果表明采取该方法能够有效节约73%的RAM资源。
1.3 AXI总线协议
AXI总线是ARM公司提出的一种片内总线协议，该协议是前辈微掌握器总线构造（Advanced Microcontroller Bus Architecture，AMBA）协议[7]中最主要的部分，面向高性能、高带宽、低延迟的片内总线。Xilinx公司供应的IP核基本都采取这种总线构造，显著提高了系统设计的效率，降落了系统开拓的繁芜度。为了增强多模雷达旗子暗记源模块的灵巧性和重用性，本文将多模雷达旗子暗记源模块分装成具有AXI总线构造的IP核。图2为AXI总线读写通道构造。
(a)AXI总线读通道构造
(b)AXI总线写通道构造
图2 AXI总线读写通道构造
AXI总线的地址、掌握和数据相互是分离的，支持非对齐的数据传输，同时在猝发传输中，只须要首地址，同时具有独立的读写数据通道并支持乱序访问，能更加随意马虎进行时序收敛。AXI 是AMBA 中一个新的高性能协议，并且兼容原有的AHB和APB总线，使得基于原有总线构造的组件能够很好地与AXI总线构造结合利用。AXI 技能丰富了现有的AMBA 标准内容，知足超高性能和繁芜的片上系统（SoC）设计的需求。
2 多模旗子暗记源IP核设计
本文将所设计的多样式雷达旗子暗记源分成韶光调制模块(Timing Modulation Module，TMM)、频率调制模块(Fre-quency Modulation Module，FMM)和相位调制模块(Phase Modulation Module，PMM)3种调制模块，每个模块分别卖力产生时域调制掌握旗子暗记、频域调制掌握旗子暗记和相位调制掌握旗子暗记。IP核的顶层构造如图3所示。
图3 多模旗子暗记源IP核构造框图
个中主掌握器包含所有旗子暗记样式的配置参数寄存器和掌握寄存器，MCU通过AXI总线将配置参数写入到配置寄存器中，并通过读写掌握寄存器实现对旗子暗记源的发射使能、复位等掌握。调时模块TMM产生单比特脉冲掌握多路选择器（MUX）在高电日常平凡代选择DDS 模块的旗子暗记输出，而在低电日常平凡代选择“0”输出，同时产生同步旗子暗记（Resync）给调频模块FMM、调相模块PMM和DDS模块掌握模块的同步。调频模块产生相位增量值(Phase Increase，Pinc)掌握旗子暗记的瞬时频率产生调频类旗子暗记。调相模块产生相位偏移值(Phase Offset，Poff)掌握DDS模块输出旗子暗记的瞬时相位偏移值，产生调相类旗子暗记。DDS模块是旗子暗记的产生单元，在调时模块、调频模块和调相模块的掌握下产生特定调制类型的连续旗子暗记，经乘法器按指定衰减量衰减后，通过多路选择器产生具有调时特色的旗子暗记，然后输出特定样式的雷达旗子暗记。
3 多模基带雷达旗子暗记源总体构造设计
多模基带雷达旗子暗记源总体设计构造如图4所示。上位机软件通过网口发送旗子暗记描述参数给FPGA中的微掌握器，微掌握器通过打算和处理将旗子暗记描述参数转换为多模雷达旗子暗记源IP核须要的寄存器配置参数，然后多模雷达旗子暗记源IP核产生数字雷达旗子暗记并通过DAC输出仿照基带雷达旗子暗记。
在Xilinx供应的Vivado编程开拓环境中，利用块设计办法搭建FPGA上的系统构造，终极得到的块设计图如图5所示。个中①为cortex-A9硬核，卖力与上位机的网口通信，吸收上位机下发的旗子暗记描述参数并通过打算处理产生多模雷达旗子暗记源IP核所需的配置寄存器参数。②为本文所设计的多模雷达旗子暗记源IP核，在cortex-A9硬核的掌握下天生相应的基带雷达旗子暗记。
图4 多模基带雷达旗子暗记源总体构造框图
图5 多模基带雷达旗子暗记源块设计视图
4 测试与剖析
本文在Xilinx公司供应的FPGA开拓环境Vivado 2015.4[11]下利用Verilog 措辞进行编程，将关键的多模旗子暗记源模块分装成具有AXI总线构造的IP核，使得模块可以方便地挂载到AXI总线系统中。将系统事情时钟约束到500 MHz ，进行综合实现，布局布线的结果表明系统能够知足500 MHz 时钟的时序哀求，并且占用资源少。个中多模旗子暗记源IP核仅占用了4个DSP核和2个BRAM（Block RAM），分别占总资源的3.3％和5％。详细资源花费见表1。
将多模雷达旗子暗记源的系统事情时钟设置为250 MHz，旗子暗记模式设置为线性调频脉冲旗子暗记。旗子暗记的详细参数如表 2所示。
5 结论
多模雷达旗子暗记源在电子侦察设备的检测和天生式滋扰旗子暗记天生方面具有主要的运用代价。本文提出的基于FPGA的多模雷达旗子暗记源具有占用资源少、构造大略、天生旗子暗记多样的特点，能够产生常见的调时、调频和调相信号以及这些调制方法的组合。最高输出旗子暗记的数据速率为500 MHz。
参考文献
[1] 吴宇，顾村落锋，赵学州.低本钱多通道注入式雷达旗子暗记仿照源设计方法[J].舰船电子工程，2016(2)：58-60.
[2] 史高，胡兆峰.基于BF533和FPGA的雷达旗子暗记仿照器设计实现[J].电子科技，2015(1)：32-35.
[3] 李杨.多模式软件化雷达波形产生的技能研究[D].成都：电子科技大学，2013.
[4] 何亮，李炜，郭承军.天生式欺骗滋扰研究[J].打算机运用研究，2016（8）.
[5] 马克，孙迅，聂裕平.GPS天生式欺骗滋扰关键技能[J].航天电子对抗，2014(6)：24-26.
[6] Xilinx Corporation.Zynq-7000 All Programmable SoC Overview[EB/OL].(2016-01).http：//www.xilinx.com/support/docu mentation/data_sheets/ds190-Zynq-7000-Overview.pdf.
[7] ARM Corporation.AMBA AXI Protocol(Version：2.0) Speci-fication.[EB/OL](2010-3-3).http：//www.arm.com/products/system-ip/amba- specification.php.
[8] 顾赵宇，王平，傅其详.一种基于DDS的旗子暗记源的设计与实现[J].当代电子技能，2015，38(5)：51-53.
[9] 王硕，马永奎，高玉龙，等.基于FPGA的改进构造的DDS设计与实现[J].微电子技能，2016(3)：28-30.
[10] Xilinx Corporation.LogiCORE IP DDS Compiler v6_0[EB/OL].(2013-11-18).http：//www.xilinx.com/support/docu-menta-tion/ip_documentation/pg141-dds-compiler.pdf.
[11] Xilinx Corporation.Vivado Design Suite User Guide：Designing with IP.[EB/OL](2014-5-1).http：//www.xilinx.com/support/documentation/sw_manuals/ug896-vivado-ip.pdf.
AET会员年终大福利！
